IBM fabrica el primer chip subnanométrico del mundo: 0,7 nm

¿Qué ha ocurrido?

IBM ha anunciado la fabricación del primer chip del mundo con tecnología de proceso subnanométrica, concretamente en un nodo de 0,7 nm (7 ángstroms). Este logro, reportado por Xataka, representa un hito histórico porque cruza la barrera del nanómetro en la fabricación de semiconductores, algo que la industria perseguía desde hace años. El chip integra casi 100.000 millones de transistores en un área del tamaño de una uña, gracias a una innovadora arquitectura tridimensional denominada nanostack (nanoapilamiento). Para contextualizar, el primer microprocesador comercial, el Intel 4004 de 1971, tenía solo 2.300 transistores en un área de aproximadamente 12 mm². Hoy, IBM empaqueta 43 millones de veces más transistores en un espacio comparable. Este salto no es solo cuantitativo: la densidad de transistores alcanza niveles que permiten integrar sistemas completos en un solo chip, reduciendo latencias y consumo energético. El logro de IBM es especialmente relevante porque la industria llevaba años estancada en la transición de los 7 nm a los 5 nm, y luego a los 3 nm, con TSMC y Samsung liderando. La barrera del nanómetro parecía infranqueable debido a los efectos cuánticos que aparecen por debajo de los 10 nm, como el túnel de electrones o la variabilidad en el voltaje umbral. IBM ha superado estos desafíos mediante un enfoque radicalmente distinto: en lugar de reducir simplemente las dimensiones de los transistores planares tradicionales, ha apilado nanoláminas de silicio en 3D, creando una estructura vertical que mejora el control de la corriente y reduce las fugas. Este método, conocido como Gate-All-Around (GAA) con nanosheets, ya había sido explorado por otros fabricantes para nodos de 3 nm y 2 nm, pero IBM lo ha llevado al extremo subnanométrico. La compañía ha confirmado que el chip es funcional y ha pasado pruebas preliminares, aunque sigue siendo un prototipo de laboratorio sin fecha de producción en masa. No obstante, el anuncio ha provocado reacciones en toda la industria: TSMC, que planea lanzar su nodo de 2 nm en 2025, y Samsung, con su proceso de 3 nm GAA ya en producción, ahora enfrentan la presión de acelerar sus hojas de ruta.

¿Por qué es importante?

Superar la barrera del nanómetro no es solo una cuestión de escala. Durante décadas, la Ley de Moore ha guiado la miniaturización de transistores, pero a medida que nos acercamos a las dimensiones atómicas, la física cuántica impone desafíos enormes. IBM ha logrado este avance no mediante una simple reducción de los diseños convencionales, sino reinventando la estructura del transistor con nanoláminas apiladas en 3D, lo que mejora el rendimiento eléctrico en un espacio más reducido. La Ley de Moore, que postula que el número de transistores en un chip se duplica aproximadamente cada dos años, se ha ido ralentizando desde principios de la década de 2010, cuando los nodos de 28 nm y 22 nm empezaron a mostrar rendimientos decrecientes. El paso a los 14 nm, 10 nm y 7 nm requirió inversiones multimillonarias en litografía ultravioleta extrema (EUV) y nuevos materiales como el hafnio para dieléctricos de alta k. Sin embargo, por debajo de 5 nm, los efectos cuánticos hacen que los transistores tradicionales de tipo FinFET pierdan eficiencia. IBM, con su arquitectura de nanosheets apilados, ofrece una solución viable que podría extender la Ley de Moore por al menos otra década. Según IBM, este nuevo chip ofrece hasta un 50% más de rendimiento o un 70% más de eficiencia energética en comparación con sus propios chips de 2 nm. Esta flexibilidad permite a los diseñadores ajustar el chip según la aplicación: desde inteligencia artificial generativa hasta infraestructura en la nube o dispositivos de próxima generación. Por ejemplo, un centro de datos que opere con 10.000 procesadores de 0,7 nm podría reducir su consumo energético en un 70%, lo que supondría un ahorro de millones de dólares en electricidad y una disminución significativa de la huella de carbono. En el ámbito de la IA, los modelos de lenguaje como GPT-4 requieren enormes cantidades de memoria y cómputo; un chip con 100.000 millones de transistores podría integrar memoria y lógica en el mismo sustrato, reduciendo la latencia de acceso a datos y acelerando el entrenamiento. Además, la eficiencia energética mejorada permitiría que los dispositivos móviles ejecuten inferencias de IA localmente sin depender de la nube, mejorando la privacidad y la capacidad de respuesta. El impacto en la supercomputación también sería notable: máquinas como Frontier, que actualmente consume 21 MW, podrían alcanzar rendimientos exaescala con un tercio de la potencia.

Consecuencias para la industria

Este anuncio posiciona a IBM como un actor relevante en la carrera por los nodos más avanzados, compitiendo con TSMC, Samsung e Intel. Sin embargo, la producción masiva de chips de 0,7 nm aún enfrenta desafíos técnicos y de costos. Se espera que pasen varios años antes de que esta tecnología llegue a productos comerciales. No obstante, el hito demuestra que es posible seguir escalando más allá de los límites actuales, lo que podría extender la vida de la Ley de Moore y habilitar nuevas capacidades en computación, especialmente en IA y supercomputación. Para entender las implicaciones, es útil recordar la historia de los nodos subnanométricos. En 2017, IBM ya había fabricado el primer chip de 5 nm con nanosheets, y en 2021 presentó su chip de 2 nm. Ahora, con el salto a 0,7 nm, la compañía se adelanta a sus rivales en la demostración de un nodo subnanométrico funcional. Sin embargo, TSMC y Samsung tienen ventajas en escalado de producción y relaciones con clientes como Apple, AMD y NVIDIA. Intel, por su parte, ha anunciado planes para alcanzar el nodo de 1,4 nm para 2027-2029, pero enfrenta retrasos en sus procesos de 7 nm y 5 nm. La tecnología nanostack de IBM podría ser licenciada o adoptada por otros fabricantes, como ya ocurrió con los transistores FinFET, que IBM desarrolló y luego se convirtieron en estándar en la industria. No obstante, la producción en masa de chips de 0,7 nm requerirá avances en litografía EUV de alta apertura numérica (High-NA EUV), que aún no está completamente madura. ASML, el único fabricante de estas máquinas, planea entregar los primeros sistemas High-NA en 2025, pero su coste supera los 300 millones de euros por unidad. Esto significa que solo unos pocos actores podrán permitirse la fabricación de nodos subnanométricos, lo que podría consolidar aún más el mercado de semiconductores. Además, los desafíos de rendimiento y defectos son enormes: con 100.000 millones de transistores, un solo defecto en una oblea de 300 mm puede inutilizar todo el chip. IBM ha logrado un rendimiento aceptable en laboratorio, pero la producción en masa requerirá años de optimización. A largo plazo, este avance podría permitir la integración de chips con miles de millones de transistores para aplicaciones como computación neuromórfica, sensores cuánticos o sistemas de comunicación 6G. También podría impulsar la investigación en nuevos materiales, como el grafeno o los dicalcogenuros de metales de transición (TMD), que podrían reemplazar al silicio en nodos aún más pequeños.

Lo que deben saber los lectores

• El chip es un prototipo de laboratorio; no hay fecha para su producción en masa. IBM estima que la comercialización podría tardar entre 5 y 10 años, similar al lapso entre su demostración de 2 nm en 2021 y la posible llegada de productos basados en ese nodo hacia 2026-2027.
• La tecnología nanostack es clave: apila nanoláminas de silicio en 3D, mejorando el control de la corriente. Este diseño es una evolución del transistor GAA, que ya usan Samsung en sus chips de 3 nm e Intel en sus próximos nodos. La diferencia es que IBM ha logrado apilar hasta 6 nanoláminas, maximizando la densidad sin aumentar el área.
• Las mejoras son relativas a chips de 2 nm de IBM; competidores como TSMC ya tienen planes para nodos de 2 nm y 1,4 nm. TSMC ha anunciado que su nodo N2 (2 nm) entrará en producción en 2025, y que está desarrollando el N1.4 (1,4 nm) para 2027-2028. Samsung, por su parte, tiene su proceso SF3 (3 nm) en producción y planea SF2 (2 nm) para 2025. El nodo de 0,7 nm de IBM, aunque más avanzado, aún está lejos de la realidad industrial.
• Este avance podría acelerar el desarrollo de procesadores más eficientes para centros de datos y dispositivos móviles. Por ejemplo, los servidores de IA que usan chips como el NVIDIA H100, que tiene 80.000 millones de transistores en un nodo de 4 nm de TSMC, podrían duplicar su rendimiento con un chip de 0,7 nm. Sin embargo, la adopción dependerá de la capacidad de IBM para encontrar socios de fabricación, ya que la compañía vendió sus propias plantas de semiconductores a GlobalFoundries en 2014 y ahora depende de alianzas externas.
• El hito también tiene implicaciones geopolíticas. Estados Unidos, a través de la Ley CHIPS, está invirtiendo 52.000 millones de dólares para revitalizar su industria de semiconductores. El logro de IBM refuerza la posición de EE.UU. en la investigación de vanguardia, pero la producción masiva sigue concentrada en Taiwán y Corea del Sur. Si IBM logra transferir su tecnología a una fundición estadounidense, podría reducir la dependencia de Asia.

"IBM ha encontrado una salida al callejón de la miniaturización reinventando la arquitectura del transistor, no solo reduciéndolo." — TheVortiq