IBM presenta chip con 100 mil millones de transistores: la Ley de Moore se extiende una década más

¿Qué ha ocurrido?

IBM ha anunciado un prototipo de chip que integra unos 100 mil millones de transistores en un área similar a una uña, duplicando la densidad de su tecnología anterior de 2021. Para lograrlo, la compañía ha adoptado una arquitectura denominada nanostack, que apila verticalmente los transistores en dos capas, en lugar de reducirlos horizontalmente. Este diseño, conocido como CFET (Complementary Field-Effect Transistor), permite que los chips realicen hasta un 50% más de trabajo en el mismo tiempo y sean hasta un 70% más eficientes energéticamente, según IBM. El anuncio se realizó durante una conferencia de prensa el martes, donde Jay Gambetta, director de IBM Research, calificó el avance como "un salto significativo" y no solo un paso incremental. Dan Hutcheson, vicepresidente de TechInsights, afirmó que esta innovación "pone otros diez o quince años en la hoja de ruta".

¿Por qué es importante?

La Ley de Moore, que predice que el número de transistores en un chip se duplica cada dos años, ha sido el motor del progreso tecnológico durante más de medio siglo. Sin embargo, en los últimos quince años los transistores han alcanzado escalas de unos pocos nanómetros, donde los efectos cuánticos interfieren con su funcionamiento. El apilamiento vertical ofrece una vía para seguir aumentando la densidad sin reducir el tamaño de los transistores. Históricamente, la industria ha enfrentado desafíos similares: en la década de 2000, el cambio de materiales (como la introducción de high-k dielectrics) permitió continuar la miniaturización. Ahora, el apilamiento vertical representa un cambio de paradigma comparable. El impacto potencial es enorme: desde centros de datos más eficientes hasta procesadores más potentes para inteligencia artificial y dispositivos móviles. IBM espera que los chips con nanostack se generalicen en centros de datos dentro de una década, ayudando a gestionar mejor el consumo energético. Según datos de la Agencia Internacional de la Energía, los centros de datos consumen aproximadamente el 1% de la electricidad global, y su demanda crece rápidamente con la expansión de la IA. Una mejora del 70% en eficiencia energética podría reducir significativamente este consumo.

¿Cómo funciona?

El proceso de fabricación se realiza capa por capa. Primero se construyen transistores en una capa de silicio; luego se deposita otra capa de silicio encima y se fabrican transistores en ella; finalmente se conectan eléctricamente ambas capas. A diferencia de otros enfoques como el 3D V-Cache de AMD o el LogicFolding de Huawei, que fabrican las capas por separado y luego las unen (técnica conocida como bonding), IBM crea los transistores directamente sobre la capa inferior, lo que permite un alineamiento más preciso y una mayor densidad. Además, los transistores de la segunda capa no se sitúan exactamente encima de los de la primera, sino que están escalonados, simplificando el cableado y reduciendo la resistencia eléctrica. Este diseño escalonado es una innovación clave que distingue a IBM de sus competidores. Según Huiming Bu, vicepresidente de I+D global de semiconductores de IBM, "el apilamiento monolítico permite una integración más estrecha y un mejor rendimiento". La arquitectura CFET combina transistores de tipo N y P en la misma estructura vertical, optimizando el espacio y el consumo de energía.

¿Qué consecuencias tendrá?

A corto plazo, IBM colaborará con fabricantes de semiconductores para llevar la tecnología a la producción. Se espera que diseñadores de chips adopten esta arquitectura para CPUs, GPUs y otros procesadores. A largo plazo, la técnica podría extender la vida de la Ley de Moore y mantener el ritmo de innovación en computación. Sin embargo, no es la única empresa en esta carrera: Intel, Samsung y TSMC también investigan CFETs. Intel ha presentado su propia visión de transistores apilados (llamada RibbonFET), mientras que TSMC ha demostrado prototipos de CFET. La propuesta de IBM se distingue por su diseño escalonado y su enfoque monolítico, que podría ofrecer ventajas en coste y rendimiento. No obstante, el camino hacia la comercialización es largo: los prototipos de IBM suelen tardar años en llegar al mercado. Por ejemplo, su tecnología de 7 nm se anunció en 2015 pero no se integró en productos hasta 2018. Además, la fabricación de chips apilados requiere equipos litográficos avanzados (como EUV) y procesos de deposición de capas precisos, lo que aumenta los costes de producción. Para los usuarios finales, esto podría traducirse en ordenadores más rápidos y eficientes, pero no de inmediato. En el ámbito empresarial, los centros de datos podrían beneficiarse primero, reduciendo sus facturas energéticas y su huella de carbono.

¿Qué deben saber los lectores?

• El chip es un prototipo; los productos comerciales podrían tardar años en llegar. IBM ha sido pionera en investigación, pero la producción en masa depende de socios como Samsung o GlobalFoundries.
• La eficiencia energética es clave: hasta un 70% menos consumo para la misma carga de trabajo, lo que podría revolucionar la sostenibilidad de los centros de datos.
• La tecnología se aplicará primero en centros de datos, pero podría llegar a dispositivos de consumo como smartphones y laptops en la próxima década.
• La Ley de Moore no ha muerto, pero ha cambiado de dirección: ahora se construye hacia arriba, no hacia abajo. Este cambio es comparable al salto de los transistores planos a los FinFET en la década de 2010.
• La competencia es feroz: Intel, TSMC y Samsung también avanzan en apilamiento vertical, por lo que IBM no es la única opción. La ventaja de IBM radica en su diseño escalonado y su enfoque monolítico.

"No es solo un paso incremental, es un salto significativo", afirmó Jay Gambetta, director de IBM Research.

En resumen, el anuncio de IBM marca un hito en la evolución de los semiconductores, ofreciendo un camino viable para continuar la Ley de Moore más allá de los límites físicos de la miniaturización. Sin embargo, la adopción generalizada requerirá superar desafíos de fabricación y costos, y la competencia con otros gigantes tecnológicos mantendrá la presión innovadora. Los próximos años serán cruciales para ver si esta tecnología se convierte en el estándar de la próxima década.