IBM revela proceso de 1 Angstrom para chips subnanométricos
La compañía presenta una arquitectura 3D que duplica la densidad de transistores y promete un salto de rendimiento del 50% respecto a 2 nm.
27 de junio de 2026 · 5 min de lectura

IBM Research ha presentado una tecnología de proceso subnanométrico denominada 'nanostack', que alcanza los 0.7 nm (7 Angstroms). En comparación, los nodos más avanzados de Intel y TSMC para 2028 son de 1.4 nm (14 Angstroms). Según Jay Gambetta, director de IBM Research, este avance permite un 50% más de rendimiento o un 70% más de eficiencia energética respecto al nodo de 2 nm que IBM mostró en 2021. Además, la densidad de transistores alcanza casi 100 mil millones en un área del tamaño de una uña, duplicando la densidad del nodo de 2 nm. Este anuncio marca un hito en la evolución de la ley de Moore, que muchos daban por muerta.
Innovaciones clave: apilamiento 3D y contacto independiente
La arquitectura nanostack apila transistores de efecto de campo (FET) de tipo n y p en capas verticales, con una disposición escalonada que permite contactar de forma independiente la parte frontal y trasera de cada transistor para señal y alimentación. Esto se logra mediante un proceso de unión dieléctrica única, que optimiza los materiales del canal de cada capa por separado. IBM afirma que esta plataforma permitirá escalar durante otra década más allá de los nanosheets actuales. A diferencia de enfoques previos, como el apilamiento 3D que Intel mencionó en 2023 sin implementar, o el de Huawei con su arquitectura LogicFolding que fusiona dos obleas separadas, el diseño de IBM introduce un escalonamiento vertical que simplifica las interconexiones. 'Nanostack no es una innovación, es una plataforma de dispositivos que puede permitir el escalado futuro durante otra década más allá del nanosheet', afirmó Gambetta.
Impacto en la industria y potenciales aplicaciones
IBM ya no fabrica chips, pero su tecnología de nanosheets es licenciada por las principales fundiciones. La compañía colabora con Rapidus, una fundición japonesa respaldada por el gobierno, para llevar la fabricación de 2 nm a Japón. El nuevo proceso podría aplicarse a CPUs, GPUs, chips móviles, memoria SRAM y aceleradores de IA. Gambetta destacó una reducción del 40% en el área de SRAM, crucial para los chips de inteligencia artificial, donde la memoria caché ocupa gran parte del dado. Esto permitiría integrar más núcleos o mayor caché en el mismo espacio, mejorando el rendimiento en cargas de trabajo de IA. Además, la eficiencia energética es clave para centros de datos, donde el consumo eléctrico es un costo operativo creciente. Sin embargo, la adopción comercial tomará al menos cinco años, ya que el proceso requiere nuevos materiales y equipos de fabricación.
¿Qué significa esto para el futuro de la computación?
El anuncio de IBM traza una hoja de ruta hacia 1 Angstrom (0.1 nm) en diez años, lo que implicaría densidades de transistores inimaginables hoy. Esto permitiría chips con billones de transistores, habilitando computación exascale en un solo dado. Sin embargo, la viabilidad comercial dependerá de que fundiciones como TSMC, Samsung o Intel adopten la tecnología. Por ahora, IBM se enfoca en transferir el conocimiento a Rapidus, mientras que competidores como Intel y Huawei exploran conceptos similares de apilamiento 3D. La carrera por mantener la ley de Moore se ha intensificado, y este avance podría definir la próxima década de la microelectrónica.
Contexto histórico
Desde que IBM inventó el transistor de nanosheet en 2017, la industria ha seguido esa línea. Ahora, con el apilamiento 3D, se superan las limitaciones de la litografía tradicional. Este avance recuerda a la transición de los transistores planares a FinFET (2011), y luego a nanosheets (2021); cada salto ha permitido mantener la ley de Moore. El nanostack podría ser el próximo gran paso, comparable al paso de los planares a FinFET en términos de impacto. Históricamente, IBM ha sido pionera en tecnologías de fabricación, como el DRAM de una celda de transistor en 1966 o el proceso de cobre interconectado en 1997. Aunque IBM vendió su negocio de fabricación a GlobalFoundries en 2014, su división de investigación sigue generando innovaciones que luego licencia. Este modelo ha permitido que tecnologías como el nanosheet sean adoptadas por TSMC y Samsung.
Consecuencias para empresas y usuarios
Para las empresas tecnológicas, la promesa de chips más potentes y eficientes abre la puerta a servidores con menor consumo energético, dispositivos móviles con mayor autonomía y aceleradores de IA más capaces. Los usuarios finales verán mejoras en rendimiento sin aumento de coste energético. Sin embargo, la adopción masiva no se espera antes de cinco años, y los costes de fabricación iniciales serán elevados. Las empresas que dependen de la computación de alto rendimiento, como las de IA, nube y supercomputación, serán las primeras beneficiadas. Por ejemplo, un centro de datos que actualmente consume 100 MW podría reducir su consumo a 30 MW con chips de 0.7 nm, o aumentar su capacidad de cómputo en un 50% manteniendo la misma potencia. Para los fabricantes de dispositivos móviles, esto significa baterías que duran días o procesadores con rendimiento de laptop en un teléfono.
Limitaciones y desafíos
El principal desafío es la transferencia tecnológica a las fundiciones. IBM no fabrica, por lo que el éxito depende de que socios como Rapidus escalen el proceso. Además, la competencia de Intel y TSMC, que también trabajan en apilamiento 3D, podría diluir la ventaja de IBM. Intel ha anunciado su propio enfoque de apilamiento 3D para 2025, aunque con nodos más grandes (1.8 nm). TSMC, por su parte, está desarrollando transistores 2D con materiales como el disulfuro de molibdeno. Por último, los costes de los nuevos materiales y procesos podrían retrasar la comercialización. Se estima que el desarrollo de un nodo de 0.7 nm requerirá inversiones de más de 10 mil millones de dólares en I+D y equipos. Además, la integración de materiales como el germanio o compuestos III-V en los canales de los transistores plantea desafíos de fabricación y fiabilidad.
'Esto no es solo un paso incremental, es un salto significativo', afirmó Jay Gambetta.
En resumen, el nanostack de IBM representa un avance tecnológico notable que podría redefinir la industria de semiconductores. Sin embargo, su éxito final dependerá de la adopción por parte de las fundiciones y de la superación de los desafíos de fabricación. La hoja de ruta hacia 1 Angstrom es ambiciosa, pero factible si se mantiene el ritmo de innovación. La ley de Moore, aunque desafiada, sigue viva gracias a innovaciones como esta.
Puntos clave
- IBM presenta proceso de 0.7 nm (7 Angstroms) con transistores apilados en 3D.
- Duplica la densidad de transistores respecto a 2 nm: casi 100 mil millones en un dado del tamaño de una uña.
- Ofrece hasta 50% más rendimiento o 70% más eficiencia que 2 nm.
- La arquitectura nanostack permite contacto independiente para señal y alimentación.
- IBM colabora con Rapidus para llevar la tecnología a producción, con proyección a 1 Angstrom en diez años.
Preguntas frecuentes
¿Qué es el proceso de 1 Angstrom de IBM?
IBM ha anunciado un proceso de fabricación de 0.7 nm (7 Angstroms) que utiliza transistores apilados en 3D, con una hoja de ruta hacia 1 Angstrom (0.1 nm) en diez años.
¿Cuándo estarán disponibles comercialmente estos chips?
IBM estima que la tecnología podría estar en productos comerciales dentro de cinco años, aunque dependerá de la adopción por parte de fundiciones como Rapidus.
¿Qué ventajas ofrece respecto a los nodos actuales?
Ofrece un 50% más de rendimiento o un 70% más de eficiencia energética en comparación con el nodo de 2 nm de IBM, y duplica la densidad de transistores.
¿Qué es la arquitectura nanostack?
Es un diseño que apila transistores de tipo n y p en capas verticales de forma escalonada, permitiendo contactos independientes para señal y alimentación, optimizando el rendimiento.
Fuentes utilizadas
Sigue leyendo
Comentarios
Sé el primero en comentar.